电子装备嵌入式系统故障排查方法浅析

代睿

【摘 要】介绍了嵌入式系统和“双五归零”的基本概念,以一起嵌入式系统的故障排查为例,从故障定位、机理分析、故障复现、采取措施、举一反三等五个方面系统地阐述了嵌入式系统的故障排查思路和方法,从而达到技术归零的目的. 【期刊名称】《甘肃科技纵横》 【年(卷),期】2015(044)012 【总页数】3页(P12-13,33)

【关键词】嵌入式系统;故障排查;技术归零 【作 者】代睿

【作者单位】海军装备部,陕西西安710070 【正文语种】中 文

随着信息化装备的发展，嵌入式系统应用日益广泛，其故障排查成为装备质量监督工作的重要内容。嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统[1]。一般而言，嵌入式系统的构架可以分成四个部分：处理器、存储器、输入输出（I/O）和软件。嵌入式系统包含了硬件和软件两大部分，任何一部分出问题都将造成嵌入式系统故障[2]。“双五归零”准则是在航天领域长期的工程实践中，探索并总结出来的解决质量技术问题和管理问题的一种科学思路和程序。“双五归零”包括技术归零和管理归零。所谓技术归零，是指针对质量问题的技术

原因进行归零。它包括定位准确、机理清楚、问题复现、措施有效、举一反三五条具体要求。定位准确，是要求确定质量问题的准确部位。机理清楚，是要求通过理论分析和试验等手段，确定问题发生的根本原因。问题复现，是要求通过试验或其它验证方法，确定问题发生的现象，验证定位的准确性和机理分析的正确性。措施有效，是指针对发生的质量问题，制定并采取可行的纠正措施，保证产品质量问题得到解决。举一反三，是指把发生的质量问题信息反馈给本型号、本单位和其它单位、其它型号，并采取预防措施[3]。

某型嵌入式电子设备在进行-40℃低温工作测试时，出现系统时标计时出错的故障。恢复至常温工作测试，系统能够正常运行，进行55℃高温工作测试，系统也能正常运行。再次进行-40℃低温工作测试，故障现象复现。 2.1 系统的组成和工作原理

系统时是由设备的DSP处理器对半时隙脉冲信号进行计数产生的，系统时标电路的组成框图如图1所示。

半时隙脉冲信号是由外部信号处理板产生的3.901 25 ms脉宽的高电平脉冲，通过逻辑驱动器74LVC245增加驱动能力后接入FPGA，FPGA直接将该信号输出给DSP的中断4。DSP的中断4设定为下降沿中断触发模式，DSP对中断进行计数，系统通过读取计数寄存器的值从而获得系统时。系统时标计时中断程序流程图如图2所示。 2.2 故障定位分析

从系统时的计时工作原理可知，系统时出错是由于DSP对中断计数出错导致的。将设备放入-40℃的低温箱，使故障复现，首先从软件角度出发，利用DSP仿真器检查DSP中断程序，在一定时间内对DSP接受的外部半时隙脉冲进行计数，发现计数寄存器的值比正常情况下明显增多。然后从硬件角度出发，利用示波器检查DSP中断口的半时隙脉冲，发现半时隙脉冲存在较多的毛刺，利用示波器观察，

DSP中断口的半时隙脉冲信号的毛刺宽度大概在10 ns到20 ns，DSP处理器的工作频率为200 MHz，中断采用下降沿触发模式，脉冲宽度大于15 ns就可以触发中断。由此可以判断，系统时计时故障是由于半时隙脉冲信号产生毛刺，导致中断误触发，从而引起中断计数增多造成的。

在低温时，沿着半时隙脉冲信号的传输路径，逐个向上检测，发现半时隙脉冲信号在FPGA的输出和输入口均有毛刺，在74LVC245驱动器的输出和输入口没有发现毛刺。半时隙脉冲信号是由外部信号处理板产生的脉冲信号通过连接器输入给74LVC245驱动器，经过驱动器增加驱动能力后，经过较长的印制板走线后接入FPGA，由于脉冲信号的走线区域含有高速信号，总线频率达到333 MHz，DSP处理器的工作时钟达到200 MHz，由于电路板上的信号串扰和地线噪声干扰，导致脉冲信号经过电路板这些高速信号区域传输到FPGA时出现了毛刺干扰，从而影响了中断计数，导致系统时计时故障。

在常温时，对比观察半时隙脉冲信号，发现DSP中断口的半时隙脉冲信号也有毛刺存在，只是毛刺的脉宽在5 ns左右，幅值小于1.5 V，因为脉宽太窄，不能触发DSP中断，所有系统工作正常。

综上所述，系统时计时故障，是由于低温下半时隙脉冲信号产生了较多的毛刺干扰，导致DSP中断响应增多，中断计数错误。

设备在常温下工作正常，观察DSP中断口半时隙脉冲信号，没有毛刺干扰。将设备恢复至-40℃低温工作，系统时计时故障复现，观察DSP中断口半时隙脉冲信号出现较多毛刺干扰。

半时隙脉冲在接入DSP中断前接入了FPGA，在FPGA中没有对半时隙脉冲信号做任何处理。因此，可以在FPGA中设计软件滤波，对半时隙信号进行滤波处理。外部输入的半时隙脉冲周期为3.90125ms，低电平脉宽为3.2us。示波器观察到的毛刺信号为10ns~20ns的脉冲，考虑更为复杂的电磁环境下的信号干扰，滤波

处理设计为100 ns的低通滤波器，即将小于100 ns的毛刺信号全部滤除。 FPGA修改程序后重新进行低温、常温、高温试验，使用示波器检测DSP中断信号，发现毛刺消除，DSP中断正常响应，系统时标计时正常,措施能够有效抑制干扰对系统的影响。

和半时隙脉冲使用同一连接器输入FPGA的信号还有一组并行总线信号，经过板上走线后接入了CPLD。该组总线信号由地址线、数据线和读写控制线组成，为低速总线，使用电平触发模式，有效电平宽带在100ns以上，经反复分析且验证存在毛刺信号不会影响总线数据传输，使用示波器观察发现没有明显毛刺存在。 嵌入式系统是一种软硬件紧密结合的电子系统，硬件是基础，软件是灵魂，在对嵌入式系统进行故障分析时，要将软件和硬件综合考虑，且注意从以下几个方面进行技术分析：

（1）分析系统的组成和工作原理。 （2）对于复杂故障，进行故障树分析。

（3）分析软件流程，通过仿真器检测软件运行是否正常。

（4）分析与软件运行相关的硬件电路，测试信号连接是否正常，必要时使用示波器、逻辑分析仪等设备对信号进行深入分析。

【相关文献】

［1］Raj Kamal.嵌入式系统——体系结构、编程与设计［M］.陈曙晖，等译.北京：清华大学出版社，2005.

［2］黄建生.GPS导航定位设备测试技术研究［J］.电子技术与软件工程，2013，10（13）:36-37.

［3］赵生禄，任志久，等.军事代表业务技术工作概论［M］.北京：国防工业出版社，2008.