一种电路[实用新型专利]

(12)实用新型专利

(10)授权公告号 CN 207321229 U(45)授权公告日 2018.05.04

(21)申请号 201721063372.4(22)申请日 2017.08.24

(73)专利权人 沈阳卡利德科技有限公司

地址 110000 辽宁省沈阳市和平区中华路

121甲号（1520）(72)发明人 陈吉帅　(51)Int.Cl.

H03K 19/0175(2006.01)

权利要求书1页 说明书3页 附图1页

CN 207321229 U(54)实用新型名称

一种电路(57)摘要

本实用新型涉及一种电路。该一种电路包括：输入端和输出端，所述输入端连接电阻R2和光耦输入端G1，所述VCC与光耦输入端G1之间依次设有电阻R1和LED1，所述光耦输出端G1与电容C1相连，所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1，所述输出端包括A端和B端，所述A端和B端分别与整流桥D1相连，所述整流桥D1与压控晶体管Q1相连，所述压控晶体管Q1与电阻R3相连。本实用新型提供的一种电路，输入端输入高电平、高阻或悬空，控制输出端导通；输入端输入低电平，控制输出端断开；输入端与输出端完全隔离；输出端具备断电导通功能，常闭时无需内部系统电源参与；输出端对于外部系统无极性要求。

CN 207321229 U

权　利　要　求　书

1/1页

1.一种电路，其特征在于，包括：输入端、输出端、VCC、光耦输入端G1，所述输入端连接电阻R2和光耦输入端G1，所述VCC与光耦输入端G1之间依次设有电阻R1和LED1，所述光耦输出端G1与电容C1相连，所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1，所述输出端包括A端和B端，所述A端和B端分别与整流桥D1相连，所述整流桥D1与压控晶体管Q1相连，所述压控晶体管Q1与电阻R3相连。

2.根据权利要求 1 所述的一种电路，其特征在于，所述输入端高电平、高阻或悬空，VCC、电阻R1、光耦输入端G1、输入端未形成回路，所述压控晶体管Q1端电平由R2端提供，A端和B端导通必须经过压控晶体管Q1。

3.根据权利要求 1或2 所述的一种电路，其特征在于，所述输入端为低电平，VCC、电阻R1、光耦输出端G1、输入端形成回路，光耦输出端G1导通，所述压控晶体管Q1端电平由光耦输出端G1端提供，A端和B端导通必须经过压控晶体管Q1。

4.根据权利要求 1 所述的一种电路，其特征在于，所述A端和B端导通必须经过压控晶体管Q1，A端和B端不形成回路，A端和B端之间断开。

5.根据权利要求 1 所述的一种电路，其特征在于，所述A端有电压输入时，A端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压，压控晶体管Q1导通，A端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端B，形成回路，A和B之间导通。

6.根据权利要求 1 所述的一种电路，其特征在于，所述B端有电压输入时，B端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压，压控晶体管Q1导通，B端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端A，形成回路， B和A之间导通。

2

CN 207321229 U

说　明　书一种电路

1/3页

技术领域

[0001]本实用新型涉及一种电路，具体的说是应用在控制电路回路通断且在系统无源时，输出端常闭型的电路。背景技术

[0002]目前，控制电路通断的电路在工作中存在着许多弊端，电路的输入端与输出端不完全隔离；输出端不具备断电导通功能，需内部系统电源参与；输出端对于外部系统有极性要求。现有的电路存在着使用不便的问题。发明内容

[0003]针对现有技术的上述缺陷，本实用新型提供的一种电路，解决了上述技术问题，提供一种输入端输入高电平、高阻或悬空，控制输出端导通；输入端输入低电平，控制输出端断开；输入端与输出端完全隔离；输出端具备断电导通功能，常闭时无需内部系统电源参与；输出端对于外部系统无极性要求的电路。[0004]为了达到上述目的，本实用新型提供如下技术方案：[0005]一种电路包括：输入端、输出端、VCC、光耦输入端G1，所述输入端连接电阻R2和光耦输入端G1，所述VCC与光耦输入端G1之间依次设有电阻R1和LED1，所述光耦输出端G1与电容C1相连，所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1，所述输出端包括A端和B端，所述A端和B端分别与整流桥D1相连，所述整流桥D1与压控晶体管Q1相连，所述压控晶体管Q1与电阻R3相连。[0006]其中，所述输入端为高电平、高阻或悬空，VCC、电阻R1、光耦输入端G1、输入端未形成回路，所述压控晶体管Q1端电平由R2端提供，A端和B端导通必须经过压控晶体管Q1。[0007]其中，所述输入端为低电平，VCC、电阻R1、光耦输入端G1、输入端形成回路，光耦输出端G1导通，所述压控晶体管Q1端电平由光耦输出端G1端提供，A端和B端导通必须经过压控晶体管Q1。[0008]其中，所述A端和B端导通必须经过压控晶体管Q1，A端和B端不形成回路，A端和B端之间断开。

[0009]其中，所述A端有电压输入时，A端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压，压控晶体管Q1导通，A端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端B，形成回路，A和B之间导通。[0010]其中，所述B端有电压输入时，B端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压，压控晶体管Q1导通，B端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端A，形成回路， B和A之间导通。

[0011]本实用新型的有益效果是：本实用新型提供的一种电路，输入端输入高电平、高阻或悬空，控制输出端导通；输入端输入低电平，控制输出端断开；输入端与输出端完全隔离；输出端具备断电导通功能，常闭时无需内部系统电源参与；输出端对于外部系统无极性要

3

CN 207321229 U

说　明　书

2/3页

求。

[0012]

为了能更进一步了解本实用新型的特征以及技术内容，请参阅以下有关本实用新

型的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本实用新型加以限制。

附图说明

[0013]下面结合附图，通过对本实用新型的具体实施方式详细描述，将使本实用新型的技术方案及其它有益效果显而易见。

[0014]图1是本实用新型一种电路的电路示意图。

具体实施方式

[0015]为更进一步阐述本实用新型所采取的技术手段及其效果，以下结合本实用新型的优选实施例及其附图进行详细描述。[0016]请参阅图1，一种电路包括：输入端、输出端、VCC、光耦输入端G1，所述输入端连接电阻R2和光耦输入端G1，所述VCC与光耦输入端G1之间依次设有电阻R1和LED1，所述光耦输出端G1与电容C1相连，所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1，所述输出端包括A端和B端，所述A端和B端分别与整流桥D1相连，所述整流桥D1与压控晶体管Q1相连，所述压控晶体管Q1与电阻R3相连。[0017]进一步，所述输入端为高电平、高阻或悬空，VCC、电阻R1、光耦输入端G1、输入端未形成回路，所述压控晶体管Q1端电平由R2端提供，A端和B端导通必须经过压控晶体管Q1。[0018]进一步，所述输入端为低电平，VCC、电阻R1、光耦输入端G1、输入端形成回路，光耦输出端G1导通，所述压控晶体管Q1端电平由光耦输出端G1端提供，A端和B端导通必须经过压控晶体管Q1。[0019]进一步，所述A端和B端导通必须经过压控晶体管Q1，A端和B端不形成回路，A端和B端之间断开。

[0020]进一步，所述A端有电压输入时，A端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压，压控晶体管Q1导通，A端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端B，形成回路，A和B之间导通。[0021]进一步，所述B端有电压输入时，B端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压，压控晶体管Q1导通，B端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端A，形成回路， B和A之间导通。[0022]工作原理：

[0023]输入端为高电平、高阻或悬空，VCC、R1_12、G1_12、输入端未形成回路，光耦输出端G1_43截止，Q1_1端电平由R3_2端提供，且A和B之间导通必须经过Q1_32；[0024]当A端有电压输入时，A端的电压经过整流桥D1_23（D1_21截止）、电阻R3_12使晶体管的栅极Q1_1有电压，压控晶体管Q1_32导通，A端的输入的电压信号经过整流桥二极管D1_23（D1_21截止）、Q1_32、D1_14（D1_2电位高，电压沿D1_14传递）回到输出端B，形成回路，实现A和B之间导通；[0025]同理：当B端有电压输入时，B端的电压经过整流桥D1_43（D1_41截止）、电阻R3_12使晶体管的栅极Q1_1有电压，压控晶体管Q1_32导通，B端的输入的电压信号经过整流桥二

4

CN 207321229 U

说　明　书

3/3页

极管D1_43（D1_41截止）、Q1_32、D1_12（D1_4电位高，电压沿D1_12传递）回到输出端A，形成回路，实现B和A之间导通；[0026]输入端为低电平，VCC、R1_12、G1_12、输入端形成回路，光耦输出端G1_43导通，Q1_1端电平由G1_4端提供，且A和B之间导通必须经过Q1_32；[0027]当A端有电压输入时，A端电位高于B端，由于电位传递（D1_14），G1_4电位低（G1_43导通，能将输出端B低电位传递），晶体管电压被拉低，晶体管Q1_32截止，Q1_32断路；[0028]当B端有电压输入时，B端电位高于A端，由于电位传递（D1_12），G1_4电位低（G1_43导通，能将输出端B低电位传递），晶体管电压被拉低，晶体管Q1_32截止，Q1_32断路；[0029]由于A和B之间导通必须经过Q1_32；故A端和B端不能形成回路，实现A和B之间断开。

[0030]以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。

5

CN 207321229 U

说　明　书　附　图

1/1页

图1

6